PS系统要求上电顺序分别为先VCCPINT供电，然后VCCPAUX和VCCPLL,最后为PS VCCO。断电的顺序则相反。PL 断上电顺序PL部分的电源有VCCINT, VCCBRAM, VCCAUX 和VCCO。VCCPINT为FPGA内电源排序是设计现场可编程门阵列(FPGA) 电源设计时需要考虑的一个重要方面。通常FPGA 供应商会指定电源排序要求，因为可以有3 到10 多个电源轨为FPGA 供电
2。对于fpga 自己来说，一般来说，先“先上内核电，再上IO 电”，这个问题我前一段时间也问了一下老师，老师说，目前我们都是直接同时对fpga 所有电源管脚(即VCCO 等)同时官方推荐的上电顺序依次为VCCINT、VCCBRAM、VCCAUX、VCCAUX_IO、VCCO,断电顺序和上电顺序正好相反。另外如果VCCINT和VCCBRAM电源轨一致，则可同时上电/断电。VC
˙▂˙ 1、上电7系列器件需要为VCCO_0,VCCAUX,VCCBRAM和VCCINT引脚供电。上电时，VCCINT电源引脚必须提供1.0V或0.9V(适用于-2L)电源。在JTAG模式下，除VCCO_0之外的任何I / O电源都不需要为GTX收发器的上电顺序为VCCINT、MGTAVCC、MGTAVTT或者MGTAVCC、VCCINT、MGTAVTT。断电顺序正好相反。MGTVCCAUX无顺序。对于virtex7系列，通常咱们使用需要使用
4.2.Artix-7系列FPGA电源上电顺序4.2.1 FPGA逻辑上电顺序为了最小化电流消耗和确保FPGA I/O在上电时处于三态状态，Artix-7电源推荐的上电顺序如图2所示，即依这个是硬件保证的，FPGA 供电一般有核电压1.0v 或者1.2v，然后又AUX电压，还有IO 电压。这时候要先上电的DCDC 的out valid 信号去驱动后上电的DCDC 的EN
上电顺序：1.在FPGA板子断电的情况下，插上JTAG下载线接口2.插上USB Blaster或者ByteBlasterII的电缆3.插上FPGA板子的电源下电顺序：1. 断开FPGA板子的电源从上面论述可知，整个FPGA的上电配置正常时序如图1-9所示。4.FPGA配置外围电路设计冲突与解决方法FPGA上电配置整个过程大约需要200 ms～2 s,这段时间绝大多数其他外围电路器件都已
