总线线路上高电平和低电平的噪声容限与F/S模式I2C总线设备的规定相同。图1-65 高速模式I/O口电气特征备注：[1] 使用不符合预期I2C总线系统电平的非标准电源电压的设备必须将其输入因为多个设备共用一条I2C总线，如果I2C 使用的是推挽输出，假设在某个时间，A设备和B设备刚好在不同的
I2C总线标准文档为《THE I2C-BUS SPECIFICATION》当前已更新为V2.1版本。接下来，基于本文档介绍I2C总线。硬件特性I2C总线由两条线路组成，每台设备的相应支I2C总线中上拉电阻、电源电压、总线电容三者函数关系，本文将介绍I2C总线中上拉电阻、电源电压、总线电容三者函数关系更多下载资源、学习资料请访问CSDN文库频道
I/O 电平，I/O 电流，尖峰抑制、输出斜率控制和引脚电容见Table 10. I2C 总线定时特性、总线线路电容和噪声裕量见Table 10. Figure 38 展示了I2C 总线的时序定义。Table 10 中指I2C数字化彩色电视机中，若检测到I2C总线电压总在5 V左右抖动，说明()与被控IC之间的通信意外中断A.数据总线B.存储器C.PU D.触发器点击查看答案第4题I2C
4.5最后一步测试写入寄存器EEPROM,调节好的VCOM值后点击烧制，然后用万用表测量芯片上I2C引脚电压V1,掉电再上电，继续测量该引脚电压，如果还是V1,说明写入成功。i2C接口的SCLK和SDA均为漏极开路，需要加上拉电阻，不同器件的供电电压可以不同，如3.3V和5V，但是低电压供电的芯片相应引脚需要5V耐受。
